- Todos los productos
- CD4071 4 Compuertas OR de 2 Entradas [CD4071] CD4071 4 Compuertas OR de 2 Entradas
CD4071 4 Compuertas OR de 2 Entradas
[CD4071] CD4071 4 Compuertas OR de 2 Entradas
https://electrofranko.com/shop/cd4071-cd4071-4-compuertas-or-de-2-entradas-2779 https://electrofranko.com/web/image/product.template/2779/image_1920?unique=3e3de51
Términos y condiciones
Envío: 2-3 días laborales
Referencia Interna:
CD4071
CD4071 Cuádruple Compuerta OR de 2 Entradas
Cuatro compuertas de suma lógica CMOS con amplio rango de voltaje de alimentación
El CD4071 es un circuito integrado de la mítica familia CMOS que contiene cuatro compuertas OR independientes de dos entradas cada una. Este componente realiza la función lógica de suma binaria, entregando una salida en nivel alto siempre que al menos una de sus entradas se encuentre activa. Fabricado bajo estándares de alta tensión, garantiza un consumo de potencia mínimo y una excelente inmunidad al ruido en sistemas.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 50 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 4 compuertas OR (2 entradas c/u) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Entrada B | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | VB ≤ VIL | VOL (Bajo) | Entrada Inactiva |
| VA ≤ VIL | VB ≥ VIH | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≤ VIL | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≥ VIH | VOH (Alto) | Compuerta Inhibida |
Ventajas del CD4071
Función Suma Nativa: Ejecuta de manera directa la combinación disyuntiva binaria (OR), agilizando el diseño de sistemas lógicos de control y compuertas de enclavamiento básicas.
Soporte de Alta Tensión: Puede operar de manera completamente segura con fuentes de alimentación de hasta 15V, haciéndolo ideal para entornos industriales con ruido eléctrico.
Consumo Estático Mínimo: Al basarse en la arquitectura clásica de silicio CMOS, el consumo de corriente en estado de reposo se reduce a niveles prácticamente insignificantes.
Inmunidad al Ruido Robusta: Presenta márgenes de ruido sumamente elevados (típicamente el 45% de VDD), garantizando conmutaciones estables bajo interferencias electromagnéticas.
Aplicaciones Recomendadas
CD4071 Cuádruple Compuerta OR de 2 Entradas
Cuatro compuertas de suma lógica CMOS con amplio rango de voltaje de alimentación
El CD4071 es un circuito integrado de la mítica familia CMOS que contiene cuatro compuertas OR independientes de dos entradas cada una. Este componente realiza la función lógica de suma binaria, entregando una salida en nivel alto siempre que al menos una de sus entradas se encuentre activa. Fabricado bajo estándares de alta tensión, garantiza un consumo de potencia mínimo y una excelente inmunidad al ruido en sistemas.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 50 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 4 compuertas OR (2 entradas c/u) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Entrada B | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | VB ≤ VIL | VOL (Bajo) | Entrada Inactiva |
| VA ≤ VIL | VB ≥ VIH | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≤ VIL | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≥ VIH | VOH (Alto) | Compuerta Inhibida |
Ventajas del CD4071
Función Suma Nativa: Ejecuta de manera directa la combinación disyuntiva binaria (OR), agilizando el diseño de sistemas lógicos de control y compuertas de enclavamiento básicas.
Soporte de Alta Tensión: Puede operar de manera completamente segura con fuentes de alimentación de hasta 15V, haciéndolo ideal para entornos industriales con ruido eléctrico.
Consumo Estático Mínimo: Al basarse en la arquitectura clásica de silicio CMOS, el consumo de corriente en estado de reposo se reduce a niveles prácticamente insignificantes.
Inmunidad al Ruido Robusta: Presenta márgenes de ruido sumamente elevados (típicamente el 45% de VDD), garantizando conmutaciones estables bajo interferencias electromagnéticas.
Aplicaciones Recomendadas
CD4071 Cuádruple Compuerta OR de 2 Entradas
Cuatro compuertas de suma lógica CMOS con amplio rango de voltaje de alimentación
El CD4071 es un circuito integrado de la mítica familia CMOS que contiene cuatro compuertas OR independientes de dos entradas cada una. Este componente realiza la función lógica de suma binaria, entregando una salida en nivel alto siempre que al menos una de sus entradas se encuentre activa. Fabricado bajo estándares de alta tensión, garantiza un consumo de potencia mínimo y una excelente inmunidad al ruido en sistemas.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 50 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 4 compuertas OR (2 entradas c/u) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Entrada B | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | VB ≤ VIL | VOL (Bajo) | Entrada Inactiva |
| VA ≤ VIL | VB ≥ VIH | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≤ VIL | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≥ VIH | VOH (Alto) | Compuerta Inhibida |
Ventajas del CD4071
Función Suma Nativa: Ejecuta de manera directa la combinación disyuntiva binaria (OR), agilizando el diseño de sistemas lógicos de control y compuertas de enclavamiento básicas.
Soporte de Alta Tensión: Puede operar de manera completamente segura con fuentes de alimentación de hasta 15V, haciéndolo ideal para entornos industriales con ruido eléctrico.
Consumo Estático Mínimo: Al basarse en la arquitectura clásica de silicio CMOS, el consumo de corriente en estado de reposo se reduce a niveles prácticamente insignificantes.
Inmunidad al Ruido Robusta: Presenta márgenes de ruido sumamente elevados (típicamente el 45% de VDD), garantizando conmutaciones estables bajo interferencias electromagnéticas.
Aplicaciones Recomendadas
CD4071 Cuádruple Compuerta OR de 2 Entradas
Cuatro compuertas de suma lógica CMOS con amplio rango de voltaje de alimentación
El CD4071 es un circuito integrado de la mítica familia CMOS que contiene cuatro compuertas OR independientes de dos entradas cada una. Este componente realiza la función lógica de suma binaria, entregando una salida en nivel alto siempre que al menos una de sus entradas se encuentre activa. Fabricado bajo estándares de alta tensión, garantiza un consumo de potencia mínimo y una excelente inmunidad al ruido en sistemas.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 50 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 4 compuertas OR (2 entradas c/u) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Entrada B | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | VB ≤ VIL | VOL (Bajo) | Entrada Inactiva |
| VA ≤ VIL | VB ≥ VIH | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≤ VIL | VOH (Alto) | Salida Habilitada |
| VA ≥ VIH | VB ≥ VIH | VOH (Alto) | Compuerta Inhibida |
Ventajas del CD4071
Función Suma Nativa: Ejecuta de manera directa la combinación disyuntiva binaria (OR), agilizando el diseño de sistemas lógicos de control y compuertas de enclavamiento básicas.
Soporte de Alta Tensión: Puede operar de manera completamente segura con fuentes de alimentación de hasta 15V, haciéndolo ideal para entornos industriales con ruido eléctrico.
Consumo Estático Mínimo: Al basarse en la arquitectura clásica de silicio CMOS, el consumo de corriente en estado de reposo se reduce a niveles prácticamente insignificantes.
Inmunidad al Ruido Robusta: Presenta márgenes de ruido sumamente elevados (típicamente el 45% de VDD), garantizando conmutaciones estables bajo interferencias electromagnéticas.