- Todos los productos
- CD40XX Series
- CD4069 Compuertas Inversoras x 6 DIP-14 [CD4069] CD4069 Compuertas Inversoras x 6 DIP-14
CD4069 Compuertas Inversoras x 6 DIP-14
[CD4069] CD4069 Compuertas Inversoras x 6 DIP-14
https://electrofranko.com/shop/cd4069-cd4069-compuertas-inversoras-x-6-dip-14-2719 https://electrofranko.com/web/image/product.template/2719/image_1920?unique=e0fb0bf
Términos y condiciones
Envío: 2-3 días laborales
Referencia Interna:
CD4069
CD4069 Séxtuple Inversor Lógico
Seis inversores independientes CMOS de alta tensión para negación lógica y aplicaciones lineales
El CD4069 es un circuito integrado de la mítica familia CMOS que aloja seis inversores independientes de un solo canal. Cada etapa realiza la operación lógica de negación (NOT), invirtiendo por completo el nivel de voltaje presente en su entrada correspondiente. Fabricado bajo estándares de alta tensión, garantiza un consumo de corriente mínimo y excelente inmunidad al ruido en sistemas digitales y osciladores analógicos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 30 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 6 Inversores lógicos independientes (NOT) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Condición de Voltaje | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | Nivel Bajo Cercano a 0V | VOH (Alto) | Entrada Inactiva |
| VA ≥ VIH | Nivel Alto Cercano a VDD | VOL (Bajo) | Salida Habilitada |
| VA = VDD / 2 | Punto Medio (Región Lineal) | VDD / 2 | Salida Habilitada |
| Transición | Flanco Conmutando | Invertida (A-Y) | Compuerta Inhibida |
Ventajas del CD4069
Alta Densidad Lógica NOT: Incorpora seis inversores independientes dentro de un encapsulado sumamente compacto, optimizando el espacio físico y el trazado de pistas en el PCB.
Funcionamiento Analógico Lineal: Al no poseer etapas con búferes internos intermedios (unbuffered), puede polarizarse externamente para operar como un amplificador lineal de señal.
Soporte de Alta Tensión Industrial: Capaz de operar con total estabilidad bajo fuentes de alimentación de hasta 15V, asegurando una robusta inmunidad al ruido eléctrico.
Consumo de Corriente Ínfimo: Su arquitectura CMOS clásica disipa una potencia casi nula durante los estados estáticos, conservando la carga de los sistemas operados por baterías.
Aplicaciones Recomendadas
CD4069 Séxtuple Inversor Lógico
Seis inversores independientes CMOS de alta tensión para negación lógica y aplicaciones lineales
El CD4069 es un circuito integrado de la mítica familia CMOS que aloja seis inversores independientes de un solo canal. Cada etapa realiza la operación lógica de negación (NOT), invirtiendo por completo el nivel de voltaje presente en su entrada correspondiente. Fabricado bajo estándares de alta tensión, garantiza un consumo de corriente mínimo y excelente inmunidad al ruido en sistemas digitales y osciladores analógicos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 30 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 6 Inversores lógicos independientes (NOT) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Condición de Voltaje | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | Nivel Bajo Cercano a 0V | VOH (Alto) | Entrada Inactiva |
| VA ≥ VIH | Nivel Alto Cercano a VDD | VOL (Bajo) | Salida Habilitada |
| VA = VDD / 2 | Punto Medio (Región Lineal) | VDD / 2 | Salida Habilitada |
| Transición | Flanco Conmutando | Invertida (A-Y) | Compuerta Inhibida |
Ventajas del CD4069
Alta Densidad Lógica NOT: Incorpora seis inversores independientes dentro de un encapsulado sumamente compacto, optimizando el espacio físico y el trazado de pistas en el PCB.
Funcionamiento Analógico Lineal: Al no poseer etapas con búferes internos intermedios (unbuffered), puede polarizarse externamente para operar como un amplificador lineal de señal.
Soporte de Alta Tensión Industrial: Capaz de operar con total estabilidad bajo fuentes de alimentación de hasta 15V, asegurando una robusta inmunidad al ruido eléctrico.
Consumo de Corriente Ínfimo: Su arquitectura CMOS clásica disipa una potencia casi nula durante los estados estáticos, conservando la carga de los sistemas operados por baterías.
Aplicaciones Recomendadas
CD4069 Séxtuple Inversor Lógico
Seis inversores independientes CMOS de alta tensión para negación lógica y aplicaciones lineales
El CD4069 es un circuito integrado de la mítica familia CMOS que aloja seis inversores independientes de un solo canal. Cada etapa realiza la operación lógica de negación (NOT), invirtiendo por completo el nivel de voltaje presente en su entrada correspondiente. Fabricado bajo estándares de alta tensión, garantiza un consumo de corriente mínimo y excelente inmunidad al ruido en sistemas digitales y osciladores analógicos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 30 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 6 Inversores lógicos independientes (NOT) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Condición de Voltaje | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | Nivel Bajo Cercano a 0V | VOH (Alto) | Entrada Inactiva |
| VA ≥ VIH | Nivel Alto Cercano a VDD | VOL (Bajo) | Salida Habilitada |
| VA = VDD / 2 | Punto Medio (Región Lineal) | VDD / 2 | Salida Habilitada |
| Transición | Flanco Conmutando | Invertida (A-Y) | Compuerta Inhibida |
Ventajas del CD4069
Alta Densidad Lógica NOT: Incorpora seis inversores independientes dentro de un encapsulado sumamente compacto, optimizando el espacio físico y el trazado de pistas en el PCB.
Funcionamiento Analógico Lineal: Al no poseer etapas con búferes internos intermedios (unbuffered), puede polarizarse externamente para operar como un amplificador lineal de señal.
Soporte de Alta Tensión Industrial: Capaz de operar con total estabilidad bajo fuentes de alimentación de hasta 15V, asegurando una robusta inmunidad al ruido eléctrico.
Consumo de Corriente Ínfimo: Su arquitectura CMOS clásica disipa una potencia casi nula durante los estados estáticos, conservando la carga de los sistemas operados por baterías.
Aplicaciones Recomendadas
CD4069 Séxtuple Inversor Lógico
Seis inversores independientes CMOS de alta tensión para negación lógica y aplicaciones lineales
El CD4069 es un circuito integrado de la mítica familia CMOS que aloja seis inversores independientes de un solo canal. Cada etapa realiza la operación lógica de negación (NOT), invirtiendo por completo el nivel de voltaje presente en su entrada correspondiente. Fabricado bajo estándares de alta tensión, garantiza un consumo de corriente mínimo y excelente inmunidad al ruido en sistemas digitales y osciladores analógicos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 30 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 6 Inversores lógicos independientes (NOT) |
| Encapsulado estándar | DIP-14 / SOIC-14 |
Tabla de la Verdad (Modo Operativo)
| Entrada A | Condición de Voltaje | Salida Y | Estado Lógico |
|---|---|---|---|
| VA ≤ VIL | Nivel Bajo Cercano a 0V | VOH (Alto) | Entrada Inactiva |
| VA ≥ VIH | Nivel Alto Cercano a VDD | VOL (Bajo) | Salida Habilitada |
| VA = VDD / 2 | Punto Medio (Región Lineal) | VDD / 2 | Salida Habilitada |
| Transición | Flanco Conmutando | Invertida (A-Y) | Compuerta Inhibida |
Ventajas del CD4069
Alta Densidad Lógica NOT: Incorpora seis inversores independientes dentro de un encapsulado sumamente compacto, optimizando el espacio físico y el trazado de pistas en el PCB.
Funcionamiento Analógico Lineal: Al no poseer etapas con búferes internos intermedios (unbuffered), puede polarizarse externamente para operar como un amplificador lineal de señal.
Soporte de Alta Tensión Industrial: Capaz de operar con total estabilidad bajo fuentes de alimentación de hasta 15V, asegurando una robusta inmunidad al ruido eléctrico.
Consumo de Corriente Ínfimo: Su arquitectura CMOS clásica disipa una potencia casi nula durante los estados estáticos, conservando la carga de los sistemas operados por baterías.