- Todos los productos
- CD40XX Series
- CD4027 Flip Flop JK Master Slave Doble [CD4027] CD4027 Flip Flop JK Master Slave Doble
CD4027 Flip Flop JK Master Slave Doble
[CD4027] CD4027 Flip Flop JK Master Slave Doble
https://electrofranko.com/shop/cd4027-cd4027-flip-flop-jk-master-slave-doble-391 https://electrofranko.com/web/image/product.template/391/image_1920?unique=254e922
Términos y condiciones
Envío: 2-3 días laborales
Referencia Interna:
CD4027
CD4027 Doble Flip-Flop JK con Set y Reset
Dos biestables JK independientes disparados por flanco positivo y amplio rango de voltaje
El CD4027 es un circuito integrado de la mítica familia CMOS que contiene dos flip-flops JK independientes con terminales asíncronas de ajuste y restablecimiento directo. Este dispositivo conmuta o almacena datos en el flanco ascendente del reloj según el estado de sus entradas lógicas. Fabricado bajo estándares de alta estabilidad, garantiza un consumo de potencia mínimo en circuitos secuenciales complejos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 45 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 2 Flip-flops JK independientes |
| Encapsulado estándar | DIP-16 / SOIC-16 |
Tabla de la Verdad (Modo Operativo)
| Entradas (J, K) | Reloj / Controles | Salida Q | Estado Lógico |
|---|---|---|---|
| VJ ≤ VIL , VK ≤ VIL | Transición ↑ / Inactivos | Sin Cambio | Entrada Inactiva (Memoria) |
| VJ ≥ VIH , VK ≤ VIL | Transición ↑ / Inactivos | VOH (Alto) | Salida Habilitada (Set) |
| VJ ≤ VIL , VK ≥ VIH | Transición ↑ / Inactivos | VOL (Bajo) | Salida Habilitada (Reset) |
| VJ ≥ VIH , VK ≥ VIH | Transición ↑ / Inactivos | Invertida (Q) | Compuerta Inhibida (Toggle) |
Ventajas del CD4027
Versatilidad del Lógica JK: A diferencia de los flip-flops tipo D, la estructura JK elimina estados indeterminados incorporando el modo de conmutación (Toggle) automática.
Controles Asíncronos Directos: Posee terminales independientes de Set y Reset de nivel alto que anulan el reloj para establecer estados lógicos fijos de forma inmediata.
Doble Unidad Aislada: Aloja dos módulos biestables independientes dentro de un mismo encapsulado, duplicando la densidad operativa de almacenamiento en placa.
Consumo Estático Ínfimo: Su diseño basado en compuertas CMOS disipa una potencia casi nula en reposo, ideal para sistemas continuos por batería.
Aplicaciones Recomendadas
CD4027 Doble Flip-Flop JK con Set y Reset
Dos biestables JK independientes disparados por flanco positivo y amplio rango de voltaje
El CD4027 es un circuito integrado de la mítica familia CMOS que contiene dos flip-flops JK independientes con terminales asíncronas de ajuste y restablecimiento directo. Este dispositivo conmuta o almacena datos en el flanco ascendente del reloj según el estado de sus entradas lógicas. Fabricado bajo estándares de alta estabilidad, garantiza un consumo de potencia mínimo en circuitos secuenciales complejos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 45 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 2 Flip-flops JK independientes |
| Encapsulado estándar | DIP-16 / SOIC-16 |
Tabla de la Verdad (Modo Operativo)
| Entradas (J, K) | Reloj / Controles | Salida Q | Estado Lógico |
|---|---|---|---|
| VJ ≤ VIL , VK ≤ VIL | Transición ↑ / Inactivos | Sin Cambio | Entrada Inactiva (Memoria) |
| VJ ≥ VIH , VK ≤ VIL | Transición ↑ / Inactivos | VOH (Alto) | Salida Habilitada (Set) |
| VJ ≤ VIL , VK ≥ VIH | Transición ↑ / Inactivos | VOL (Bajo) | Salida Habilitada (Reset) |
| VJ ≥ VIH , VK ≥ VIH | Transición ↑ / Inactivos | Invertida (Q) | Compuerta Inhibida (Toggle) |
Ventajas del CD4027
Versatilidad del Lógica JK: A diferencia de los flip-flops tipo D, la estructura JK elimina estados indeterminados incorporando el modo de conmutación (Toggle) automática.
Controles Asíncronos Directos: Posee terminales independientes de Set y Reset de nivel alto que anulan el reloj para establecer estados lógicos fijos de forma inmediata.
Doble Unidad Aislada: Aloja dos módulos biestables independientes dentro de un mismo encapsulado, duplicando la densidad operativa de almacenamiento en placa.
Consumo Estático Ínfimo: Su diseño basado en compuertas CMOS disipa una potencia casi nula en reposo, ideal para sistemas continuos por batería.
Aplicaciones Recomendadas
CD4027 Doble Flip-Flop JK con Set y Reset
Dos biestables JK independientes disparados por flanco positivo y amplio rango de voltaje
El CD4027 es un circuito integrado de la mítica familia CMOS que contiene dos flip-flops JK independientes con terminales asíncronas de ajuste y restablecimiento directo. Este dispositivo conmuta o almacena datos en el flanco ascendente del reloj según el estado de sus entradas lógicas. Fabricado bajo estándares de alta estabilidad, garantiza un consumo de potencia mínimo en circuitos secuenciales complejos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 45 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 2 Flip-flops JK independientes |
| Encapsulado estándar | DIP-16 / SOIC-16 |
Tabla de la Verdad (Modo Operativo)
| Entradas (J, K) | Reloj / Controles | Salida Q | Estado Lógico |
|---|---|---|---|
| VJ ≤ VIL , VK ≤ VIL | Transición ↑ / Inactivos | Sin Cambio | Entrada Inactiva (Memoria) |
| VJ ≥ VIH , VK ≤ VIL | Transición ↑ / Inactivos | VOH (Alto) | Salida Habilitada (Set) |
| VJ ≤ VIL , VK ≥ VIH | Transición ↑ / Inactivos | VOL (Bajo) | Salida Habilitada (Reset) |
| VJ ≥ VIH , VK ≥ VIH | Transición ↑ / Inactivos | Invertida (Q) | Compuerta Inhibida (Toggle) |
Ventajas del CD4027
Versatilidad del Lógica JK: A diferencia de los flip-flops tipo D, la estructura JK elimina estados indeterminados incorporando el modo de conmutación (Toggle) automática.
Controles Asíncronos Directos: Posee terminales independientes de Set y Reset de nivel alto que anulan el reloj para establecer estados lógicos fijos de forma inmediata.
Doble Unidad Aislada: Aloja dos módulos biestables independientes dentro de un mismo encapsulado, duplicando la densidad operativa de almacenamiento en placa.
Consumo Estático Ínfimo: Su diseño basado en compuertas CMOS disipa una potencia casi nula en reposo, ideal para sistemas continuos por batería.
Aplicaciones Recomendadas
CD4027 Doble Flip-Flop JK con Set y Reset
Dos biestables JK independientes disparados por flanco positivo y amplio rango de voltaje
El CD4027 es un circuito integrado de la mítica familia CMOS que contiene dos flip-flops JK independientes con terminales asíncronas de ajuste y restablecimiento directo. Este dispositivo conmuta o almacena datos en el flanco ascendente del reloj según el estado de sus entradas lógicas. Fabricado bajo estándares de alta estabilidad, garantiza un consumo de potencia mínimo en circuitos secuenciales complejos.
Especificaciones Técnicas Detalladas
| Parámetro | Valor / Detalle |
|---|---|
| Voltaje de alimentación (VDD) | 3.0V - 15V |
| Tiempo de propagación (tpd) | 45 ns (Típico a 10V) |
| Corriente de salida (IO) | ±0.4 mA (Típico a 5V) |
| Consumo estático (IL) | 0.01 µA (Típico a 5V) |
| Estructura interna | 2 Flip-flops JK independientes |
| Encapsulado estándar | DIP-16 / SOIC-16 |
Tabla de la Verdad (Modo Operativo)
| Entradas (J, K) | Reloj / Controles | Salida Q | Estado Lógico |
|---|---|---|---|
| VJ ≤ VIL , VK ≤ VIL | Transición ↑ / Inactivos | Sin Cambio | Entrada Inactiva (Memoria) |
| VJ ≥ VIH , VK ≤ VIL | Transición ↑ / Inactivos | VOH (Alto) | Salida Habilitada (Set) |
| VJ ≤ VIL , VK ≥ VIH | Transición ↑ / Inactivos | VOL (Bajo) | Salida Habilitada (Reset) |
| VJ ≥ VIH , VK ≥ VIH | Transición ↑ / Inactivos | Invertida (Q) | Compuerta Inhibida (Toggle) |
Ventajas del CD4027
Versatilidad del Lógica JK: A diferencia de los flip-flops tipo D, la estructura JK elimina estados indeterminados incorporando el modo de conmutación (Toggle) automática.
Controles Asíncronos Directos: Posee terminales independientes de Set y Reset de nivel alto que anulan el reloj para establecer estados lógicos fijos de forma inmediata.
Doble Unidad Aislada: Aloja dos módulos biestables independientes dentro de un mismo encapsulado, duplicando la densidad operativa de almacenamiento en placa.
Consumo Estático Ínfimo: Su diseño basado en compuertas CMOS disipa una potencia casi nula en reposo, ideal para sistemas continuos por batería.