74LS73 Dual JK Flip-Flop con Clear DIP-14

S/ 3.00 3.0 PEN S/ 3.00

S/ 3.00

Esta combinación no existe.

Términos y condiciones
Envío: 2-3 días laborales

Referencia Interna: 74LS73

Circuito Integrado 74LS73 – Flip-Flop JK Dual con Clear Asíncrono

El 74LS73 incluye dos flip-flops tipo JK independientes, con entradas de reloj, clear (borrado) asíncrono y salidas complementarias Q y ¬Q. Está diseñado para operar con flanco de bajada (negativo) del pulso de reloj. Este tipo de flip-flop puede operar como toggles o divisores de frecuencia, y es ideal para contadores, divisores de reloj, generadores de forma de onda y sistemas secuenciales. Su encapsulado es DIP-14 o SOIC-14 y trabaja con lógica TTL estándar.

Especificaciones Técnicas

Tipo de dispositivo	Flip-flop JK doble con clear asíncrono
Familia lógica	74LS TTL
Voltaje de alimentación nominal	5 V (rango: 4.75 V – 5.25 V)
Corriente de consumo típica	9 mA
Número de pines	14 (DIP-14 / SOIC-14)
Tiempo de propagación (tpd)	30 ns típico
Ancho de pulso mínimo (tw)	20 ns (clock)
Encapsulado disponible	DIP-14, SOIC-14
Rango de temperatura	0 °C a 70 °C
Disipación de potencia	65 mW
Compatibilidad	TTL estándar
Fan-out	10 cargas LS TTL
Trigger / control	Clock con Clear

Usos Comunes del 74LS73

• Divisores de frecuencia: División de señales de reloj (÷2, ÷4, etc.).
• Contadores digitales: Base para conteo ascendente o descendente sincronizado.
• Generadores de pulsos: Alternancia de estados lógicos con cada flanco de reloj.
• Flip-flop de almacenamiento: Retención de estado para automatización o microcontroladores.
• Sistemas de prueba: Ideal para entrenamiento en electrónica digital secuencial.

Consultar ficha técnica (Datasheet)

Descarga la hoja de datos oficial del 74LS73 para conocer las configuraciones lógicas y diagramas internos.

Descargar Datasheet (PDF)