74LS148 Encoder de 8 a 3 Circuito TTL
Referencia Interna:
74LS148
Circuito Integrado 74LS148 - Codificador de Prioridad de 8 Líneas a 3 Líneas
El 74LS148 es un circuito integrado de la familia TTL LS que implementa un codificador de prioridad de 8 entradas a 3 salidas binarias, con lógica de prioridad para seleccionar la entrada activa de mayor peso y salida de habilitación. Diseñado para conversión de códigos y detección de prioridades, permite la codificación eficiente en interrupciones y multiplexores. Su bajo consumo de potencia, tiempos de respuesta rápidos y precisión hacen que sea ideal para control de interrupciones, interfaces de teclado, decodificadores y aplicaciones de selección en sistemas digitales. Fabricado en encapsulado DIP-16 (también disponible en SOIC-16), funciona con 5 V y opera con fiabilidad en rangos comerciales de temperatura, siendo ampliamente utilizado en prototipos, sistemas embebidos y diseños de control industrial.
Especificaciones Técnicas
| Tipo de dispositivo | Codificador de prioridad de 8 a 3 líneas |
|---|---|
| Familia lógica | 74LS TTL (Low Power Schottky) |
| Voltaje de alimentación nominal | 5 V (rango: 4.75 V a 5.25 V) |
| Corriente de consumo típica | 12 mA |
| Número de pines | 16 (DIP-16) |
| Tiempo de propagación (tpd) | 100 ns máximo (entrada → salida) |
| Ancho de pulso mínimo (tw) | 20 ns |
| Ancho de pulso máximo | No aplica (lógica combinacional) |
| Encapsulado disponible | DIP-16, SOIC-16 |
| Rango de temperatura de operación | 0 °C a 70 °C (comercial) |
| Disipación de potencia típica | 60 mW |
| Compatibilidad TTL/CMOS | Salida y niveles compatibles con familias TTL estándar |
| Fan-out (carga de salida) | 10 entradas TTL LS estándar |
| Entrada de trigger | 8 entradas con prioridad (activas bajas) |
Consultar ficha técnica (Datasheet)
Descarga la hoja de datos del 74LS148 con sus características clave.
Descargue su Datasheet (PDF)