74LS125 Buffers Tri Estado Cuádruple DIP-14
Referencia Interna:
74LS125
Circuito Integrado 74LS125 - Buffers de Bus Cuádruples con Salida 3-STATE
El 74LS125 es un circuito integrado de la familia TTL LS que contiene cuatro buffers de bus independientes con salidas en 3-STATE (alta impedancia), controlados por entradas de habilitación. Diseñado para aislamiento y control de buses en sistemas digitales, permite la conexión tri-estado para evitar conflictos en líneas compartidas. Su bajo consumo de potencia, tiempos de respuesta rápidos y precisión hacen que sea ideal para buffering de datos, control de dirección en microprocesadores, multiplexación de buses y aplicaciones de interfaz en sistemas digitales. Fabricado en encapsulado DIP-14 (también disponible en SOIC-14), funciona con 5 V y opera con fiabilidad en rangos comerciales de temperatura, siendo ampliamente utilizado en prototipos, sistemas embebidos y diseños de control industrial.
Especificaciones Técnicas
| Tipo de dispositivo | Buffers de bus cuádruples con salida 3-STATE |
|---|---|
| Familia lógica | 74LS TTL (Low Power Schottky) |
| Voltaje de alimentación nominal | 5 V (rango: 4.75 V a 5.25 V) |
| Corriente de consumo típica | 10 mA |
| Número de pines | 14 (DIP-14) |
| Tiempo de propagación (tpd) | 22 ns máximo (entrada → salida) |
| Ancho de pulso mínimo (tw) | 10 ns |
| Ancho de pulso máximo | No aplica (lógica combinacional) |
| Encapsulado disponible | DIP-14, SOIC-14 |
| Rango de temperatura de operación | 0 °C a 70 °C (comercial) |
| Disipación de potencia típica | 50 mW |
| Compatibilidad TTL/CMOS | Salida 3-STATE compatible con TTL |
| Fan-out (carga de salida) | 15 entradas TTL LS estándar |
| Entrada de trigger | Habilitación activa baja por buffer |
Consultar ficha técnica (Datasheet)
Descarga la hoja de datos del 74LS125 con sus características clave.
Descargue su Datasheet (PDF)