74LS109 Flip Flop Dual JK Circuito TTL

S/ 3.00 3.0 PEN S/ 3.00

S/ 3.00

Esta combinación no existe.

Términos y condiciones
Envío: 2-3 días laborales

Referencia Interna: 74LS109

Circuito Integrado 74LS109 - Flip-Flops J-K Duales con Preset y Clear

El 74LS109 es un circuito integrado de la familia TTL LS que contiene dos flip-flops J-K activados por flanco negativo, con entradas de preset y clear asíncronas. Diseñado para almacenamiento de datos y sincronización en sistemas digitales, permite el control preciso de estados lógicos mediante entradas J, K, clock, preset y clear. Su bajo consumo de potencia, tiempos de respuesta rápidos y precisión hacen que sea ideal para registros, contadores, máquinas de estado, debouncing de interruptores y aplicaciones de control secuencial en sistemas digitales. Fabricado en encapsulado DIP-16 (también disponible en SOIC-16), funciona con 5 V y opera con fiabilidad en rangos comerciales de temperatura, siendo ampliamente utilizado en prototipos, sistemas embebidos y diseños de control industrial.

Especificaciones Técnicas

Tipo de dispositivo	Flip-flops J-K duales (negative-edge-triggered)
Familia lógica	74LS TTL (Low Power Schottky)
Voltaje de alimentación nominal	5 V (rango: 4.75 V a 5.25 V)
Corriente de consumo típica	8 mA
Número de pines	16 (DIP-16)
Tiempo de propagación (tpd)	20 ns máximo (clock → salida)
Ancho de pulso mínimo (tw)	15 ns
Ancho de pulso máximo	Depende de la frecuencia de reloj (hasta 35 MHz)
Encapsulado disponible	DIP-16, SOIC-16
Rango de temperatura de operación	0 °C a 70 °C (comercial)
Disipación de potencia típica	40 mW
Compatibilidad TTL/CMOS	Salida y niveles compatibles con familias TTL estándar
Fan-out (carga de salida)	10 entradas TTL LS estándar
Entrada de trigger	Clock con preset y clear asíncronos

Usos Comunes del 74LS109

• Registros de desplazamiento: Almacenamiento y sincronización de datos en secuencias digitales para procesamiento de señales.
• Contadores y divisores de frecuencia: Implementación de contadores asíncronos o síncronos en circuitos de temporización.
• Máquinas de estado finitas: Control de estados lógicos en sistemas secuenciales como controladores FSM.
• Debouncing de interruptores: Filtrado de rebotes en entradas digitales con preset y clear para transiciones limpias.
• Interfaces de microprocesadores: Buffering y latcheo de datos en buses de 8 bits o sistemas embebidos.

Consultar ficha técnica (Datasheet)

Descarga la hoja de datos del 74LS109 con sus características clave.

Descargue su Datasheet (PDF)